| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | README.md | 973 | logplainblame |
| -rw-r--r-- | alu.sv | 786 | logplainblame |
| -rw-r--r-- | cpu.sv | 7139 | logplainblame |
| -rw-r--r-- | data.txt | 5375 | logplainblame |
| -rw-r--r-- | datapath.sv | 1528 | logplainblame |
| -rw-r--r-- | lab7bonus_autograder_check.sv | 5332 | logplainblame |
| -rw-r--r-- | lab7bonus_fig2.s | 716 | logplainblame |
| -rw-r--r-- | lab7bonus_fig4.s | 1129 | logplainblame |
| -rw-r--r-- | lab7bonus_stage2_tb.sv | 1168 | logplainblame |
| -rw-r--r-- | lab7bonus_top.sv | 2706 | logplainblame |
| -rw-r--r-- | regfile.sv | 1504 | logplainblame |
| -rw-r--r-- | shifter.sv | 519 | logplainblame |
| -rw-r--r-- | trigger.py | 1113 | logplainblame |
 |
index : risc-processor | |
| Five-stage Turing-complete RISC processor for the DE1-SoC. | Warrick Lo |
| aboutsummaryrefslogtreecommitdiff |